Info 4u: Über die Geschwindigkeit von Prozessoren

So ich hab mich mal hingesetzt und hab einen Teil aus unserem Unterricht digitalisiert, da ich denke dass es vielleicht einigen von euch von Nutzen sein kann.
Wenn wer was nicht versteht, soll ers ruhig posten
Also here we go
-----------------------
Konzepte zur Erhöhung der Geschwindigkeit von Prozessoren

a) Hohe Taktfrequenz
es gibt mehrere Gründe, die die Taktfrequenz nach oben hin begrenzen.
- Zeitverhalten der verwendeten Logik
Die Änderung des Logikpegels von high auf low ( oder Umgekehrt ) erfolgt nicht plötzlich.

Beträgt zum Beispiel die Spannungsdifferenz zwischen Low und High 4V und die Slewrate 100V/µs, dann dauert der Umschaltvorgang 4V/100µs=0,04µs=40ns.
Der frühest mögliche Zeitpunkt um wieder umzuschalten liegt dort wo der High-Pegel erreicht wird.

Im angeführten Beispiel wäre
fmax=1/80ns=1/8*10^-10=12,5MHz
Außerdem dauert es Zeit bis der Ausgang einer Logikschaltung reagiert, wenn sich der Eingangspegel verändert.
b)Arbeitsteilung
Vorgänge, die nicht unmittelbar miteinander zusammenhängen, müssen nicht miteinander ausgeführt werden. Sie können gleichzeitig ablaufen wenn sie von unabhängig von einander arbeitenden Einheiten ( Funktionsgruppen ) ausgeführt werden. So kann z.B.: eine Prozessorarbeit die Ausgabe der Befehlsadressen und das Einlesen der Befehlscodes ausführen, während eine andere Einheit mit der Ausführung eines bereits vorher gelesenen Befehles beschäftigt ist. Dabei kann es vorkommen, dass schon mehrere eingelesene Befehle in einer Warteschlange ( PREFETCH QUEUE ) auf ihre Ausführung warten. Das Vorauslesen der Befehle heißt PREFETCHING.

Problem: Programmverzweigungen durch bedingte Sprünge. Erst bei der Ausführung des Befehls wird entschieden, an welcher Adresse das Programm fortgesetzt wird. Wird der Sprung ausgeführt, dann sind die nach dem Sprungbefehl vorausgelesenen Befehlscodes überflüssig und der Prefetch Queue muss gelöscht werden.

c) Trennung von Programm- und Datenspeicher
Gibt es für Programmcode und Daten getrennte Speicher mit eigenem Daten- und Adressbusleitungen, dann kann das Lesen der Befehle und das Schreiben oder Lesen des Datenspeichers gleichzeitig erfolgen. => HARVARD-Architektur
Wird für Programmcode und Daten der gleiche Speicherbereich verwendet, spricht man von der => VON-NEUMANN-Architektur.
Es existieren natürlich auch Mischformen dieser Architekturen.

d) Schnelle Programmausführung durch das Angebot im Befehlssatz
2 Konzepte:

1) CISC-Prozessoren ( Complex Instruction Set Controller )
Dem Anwender werden Komplexe Befehle angeboten. Man spart Zeit beim Lesen der Befehle vom Speicher. Die Ausführung eines derartigen Befehls dauert wohl etwas länger, spielt sich aber innerhalb der CPU ab.

2) RISC-Prozessoren ( Reduced Instruction Set Controller )
Es gibt nur wenige, sehr einache Befehle die allerdings extrem schnell ausgeführt werden können.

-------------
Hier werden die Beiden Architekturen noch etwas erklärt:
http://www.stefan-lenz.ch/glossarei...architektur.htm


ich hoffe ich hab euch ein bisschen helfen können
mfg
moidaschl

naja, die bandbreite eines digitalen systems hätt ich etwas anders beschrieben. aus deiner erklärung ist z.b. nicht ersichtlich dass ich über ein system mit 3kHz banbreite 6kbit/s drüberbring, zumindest theoretisch.