Frage bzgl DDR4 RAM

Die effektiven Latenzen in Nanosekunden kannst du auch selbst relativ gut abschätzen, indem du die Latenz durch die Takte pro Sekunde (Echttaktrate, nicht Datenrate) dividierst. Um gleich ohne Rummultiplizieren auf den ns Wert zu kommen dividierst die Latenz in Taktzyklen direkt durch die GHz des RAMs (Faktor/Divisor 1Mrd.).

z.B. für die CAS Latenz beim von dir genannten Speicher, gekürzt auf Gigahertz / Nanosekunden:

CL16 / 1.4GHz = 11.43ns
CL14 / 1.2GHz = 11.67ns

Der höher getaktete Speicher hat also trotz seines höheren CL-Wertes eine schärfere Effektivlatenz! Dazu kommt natürlich dann auch noch der leicht höhere Durchsatz.

Meistens zahlt es sich also aus, eher zu mehr Taktrate zu greifen, als zu niedrigen Latenzwerten.

Was die meisten nicht wissen oder worüber die meisten nie nachgedacht haben (ich selber auch lange nicht) ist, daß die Latenzangaben eigentlich ein ziemlicher Schund sind. Da man sie in Taktzyklen angibt (anstatt Nanosekunden), wird der Wert taktabhängig.. und das verfälscht leider alles, und erschwert die direkte Vergleichbarkeit zwischen unterschiedlich getakteten Modulen.

Edit: Ich hatte Mal in einem anderen Forum zum Spaß eine Vergleichsliste zusammengefaßt, die kopiere ich Mal frech 1:1 hier her (DDR4 gab's damals noch nicht wirklich, daher ist da ned viel dabei), betrachtet wird ausschließlich die CAS:

Also Mal alle SDR-SDRAMs die ich mir ansehen möchte:

• PC66 CL3: 45.45ns
• PC66 CL2: 30.56ns
• PC100 CL3: 30.00ns
• PC100 CL2: 20.00ns
• PC133 CL3: 22.56ns
• PC133 CL2: 15.04ns
• PC150 CL3: 20.00ns
• PC150 CL2: 13.33ns

Da sehen wir schon einiges an Schwankungen. Daß PC150 CL2 am schnellsten springt wenn Herrchen ruft, dürfte kaum überraschen. Mal weiter zu ein paar DDR-I Kandidaten. Sehen wir uns DDR-I/266, DDR-I/333 und DDR-I/400 an, jeweils mit den gängigen Latenzen CL2, CL2.5 und CL3, wieder bezogen auf den physikalischen Takt (133, 166 und 200MHz):

• DDR-I/266 CL3: 22.56ns
• DDR-I/266 CL2.5: 18.80ns
• DDR-I/266 CL2: 15.04ns
• DDR-I/333 CL3: 18.07ns
• DDR-I/333 CL2.5: 15.06ns
• DDR-I/333 CL2: 12.05ns
• DDR-I/400 CL3: 15.00ns
• DDR-I/400 CL2.5: 12.50ns
• DDR-I/400 CL2: 10.00ns

Also mit DDR-I/400 haben wir Latenzen, die gut an SDR-SDRAM drankleben, und ihn teilweise übertreffen. Warum? Einfach weil bei "gleicher" Latenz (unter Verwendung der Taktzyklenskala) mehr Takt da ist. Und da die Latenz vom Takt abhängt.. Tjo. Weiter zu DDR-II, hier schaun wir uns Mal DDR-II/667, DDR-II/800 und DDR-II/1066 an, jeweils mit der besten und schlechtesten aktuell auf Geizhals gelisteten Latenz, also genau hinsehen bitte:

• DDR-II/667 CL4: 12.01ns
• DDR-II/667 CL7: 21.02ns
• DDR-II/800 CL4: 10.00ns
• DDR-II/800 CL7: 17.50ns
• DDR-II/1066 CL5: 09.38ns
• DDR-II/1066 CL7: 13.13ns

Hier haben wir fast durchgängig CL4 und CL7 betrachtet, nur beim höchstgetakteten DDR-II SDRAM waren es CL5 und CL7. Der Sieger bisher ist eindeutlich DDR-II/1066 CL5. Selbst SDR-SDRAM mit 200MHz und CL2 (10ns) käme nicht an ihn heran, was die Latenz angeht! Nun denn, wollen wir Mal, DDR-III? Ich greife mir wieder nur ein paar Exemplare heraus, DDR-III/1066 (wieder schön zum Vergleich mit DDR-II), DDR-III/1600, DDR-III/2133 und den aktuell höchstgetakteten, DDR-III/3200, jeweils wieder mit niedrigstverfügbaren und höchstverfügbaren CAS Latenzen:

• DDR-III/1066 CL6: 11.26ns
• DDR-III/1066 CL12: 22.51ns
• DDR-III/1600 CL6: 07.5ns
• DDR-III/1600 CL11: 13.75ns
• DDR-III/2133 CL8: 07.50ns
• DDR-III/2133 CL11: 10.32ns
• DDR-III/3200 CL12: 07.50ns
• DDR-III/3200 CL13: 08.13ns

Klar ist, bei gleichem Takt und niedrigerer Latenz ist die ältere Technologie jeweils knapp flotter. Da der Takt aber bald Mal skaliert, sinkt die effektive Latenz schnell unter die Werte des Vorgängers. Und hier zum Spaß (nicht wirklich vergleichbar, gibt ja noch nichts "richtiges"), der einzig verfügbare DDR-IV in reg. ECC Form:

• DDR-IV/2133 CL15: 14.07ns

Huh? Nein.

Das wären 800/9 = 11.25ns vs. 800/11 = 13.75ns, und das ist nur die CL.

Und die ganze Wahrheit ist das auch nicht, weil wesentlich wichtiger ist ja, wie schnell der Speicher einen kompletten Burst schafft, und nicht so sehr wie schnell er eine einzelne Speicherspalte adressieren kann..

Was ich mit der Liste damals nur zum Ausdruck bringen wollte war es, daß dieser teilweise vorherrschende Low Latency Wahn oftmals ein wenig fehlgeleitet war und ist.

Das hängt von vielen Faktoren ab, und Bursting funktioniert mWn nicht bei allen Speichertechnologien gleich. Zudem hängt's wohl auch von der Applikation und deren Nutzung des Speichers ab.

Vielleicht kann man gleichwertige Bursts für verschiedene SDRAMs durchrechnen, aber das übersteigt aktuell mein Wissen bzgl. der einzelnen Schritte und aller beteiligter Latenzen im Burstvorgang, sowie mein Detailwissen zur internen Funktionsweise diverser SDRAMs.

Edit: Ich hab's damals auch mit Elianda / Enigma im IRC besprochen (der ist auch auf Vogons unterwegs). Der hat weitaus mehr Ahnung als ich, aber leider finde ich den sehr guten Link nicht mehr, den er mir damals geschickt hat. Daher ist nur dieser IRC Fetzen aus meinen Logs übrig:

Zitat

[20:52] <Elianda> Das Verstaendnisproblem wirds immer geben
[20:52] <Thrawn> Jo, weil die Skala suckt.
[20:53] <Thrawn> Das hab ich ja selber viele Jahre lang nicht kapiert. Bis ich Mal kurz stehen geblieben bin und gedacht habe... "Wie lange dauert so ein Taktzyklus eigentlich"...
[20:54] <Thrawn> Jo haha.
[20:54] <Thrawn> Einen TAKT lang....
[20:55] <Elianda> der witz ist dann, dass durch den hoeheren takt und bei Burst mit einem weiteren Datum pro Takt selbst laengere CAS Latenz insgesamt kompensiert wird
[20:56] <Thrawn> Ein weiteres Datum pro Takt? Wegen der verdoppelten Datenrate meinst?
[20:57] <Elianda> bei doppelter Datenrate sind es zwei
[20:57] <Elianda> aber das hast du ja ueber die verdoppelung der taktangabe schon kompensiert in der Rechnung
[20:58] <Elianda> beispiel:
[20:59] <Elianda> DDR I / 400 mit CL2 schreibst du 10 ns fuer die CAS Zeit, bei einem Burst benoetigst du also 2+1+1+1 = 5 Takte
[20:59] <Elianda> bei DDR2 / 667 mit CL4 schreibst du 12 ns fuer die CAS Zeit, bei einem Burst benoetigst du 4+1+1+1 = 7 Takte
[21:01] <Thrawn> Wenn dir langweilig ist, könntest die Bursting Times ja dazuposten für ein paar Exempel.
[21:02] <Thrawn> Du postest sowieso viel zu wenig.
[21:02] <Elianda> nur wo du liest

Was du dann noch wissen mußt ist, wie lange ein Takt dauert. Bei DDR-III/1600 sind es 800MHz, also 800000000 Takte pro Sekunde (0.8GHz). Ein Takt dauert also 1/0.8 = 1.25ns. Also Adressierung, und dann dann z.B. 5 * 1.25ns = 6.25ns für einen Burst.

Aber das ist immer noch nicht alles, es gibt ja auch noch Row Address und RAS-2-CAS Latenzen usw. Ich müßte diesen verdammten Link wiederfinden...

Mein eigenes Verständnis ist dazu leider wie gesagt nicht hinreichend.