Some New Spec's about Hammer

JEDEX Conference Beijing: DDR-II, Hammer, AMD roadmap specified

Ein paar Neuigkeiten zum hammer:

Beide Server und Desktop sollen 1mb L2 cache haben ->nice

und der Desktop Hammer soll auch im ersten Halbjahr mit der ServerCpu(Opteron) erscheinen!? ähh?

hier die news von http://www.digit-life.com
//JEDEX Conference, finished last week in Peking, brought some details about AMD plans for using DDR-II along with specified processor roadmap.

Already in September online press discussed integrated memory controllers of Hammer family that supported only DDR-I. That time we got to know that DDR-II will require a special core version.

In his speech Fred Weber, CTO and vice president, officially reported that the first integrated memory controllers of server Opteron Hammers and desktop ClawHammers will support only DDR-I. The next generation of chips will feature DDR-II.

Besides, he specified changes in desktop AMD Hammer roadmap, dimly formed at the press conference two weeks ago. Now, according to the roadmap, desktop Hammer systems will appear along with server Opteron in H1 2003.

Nevertheless, he also underlined that in the desktop market AMD pin hopes on Barton (Athlon XP with bigger L2 cache).

Some more officially confirmed facts: both server, and desktop Hammers will have 1MB L2 cache. Opterons will support up to 8GB single-channel memory or up to 16GB dual-channel. Special version, supporting up to 32GB, will also be released.

There’s still no official info about Hammer chips initial clocks, however, Fred Weber, mentioned Opteron 2GHz measurings, saying that SPECint results enable to name it the most powerful server processor.

Source: Silicon Strategies

@Ringding: Das denk ich nicht, da die Server CPU nicht X86 kompatibel ist, und daher grundlegend anders aufgebaut ist als die Desktop CPU.

Das steht hier nicht, aber es ist so dass nur der ClawHammer als DesktopCPU abwärtskompatibel zu den 32Bit x86 CPUs ist und somit für den Privatanwender bestimmt ist.

Ich hab auch nix von Kompatibilität gesagt. Ich meinte nur, dass sie das bei den Celerons auch mal so gemacht haben, dass sie einfach die Chips mit kaputtem L2 Cache zu Celerons gemacht haben, indem sie den Cache halt abgedreht haben.