moep
OC Addicted
|
Ich hab mir gerade die aktuellen Roadmaps von Intel genauer an gesehen und frage mich, ob der im 1H 2005 kommende Smithfield eventuell auch auf der Dothan-Architektur basieren könnte. Rein theoretisch spricht ja nichts dagegen - selbst die Chipsets (915/925) würden einen solchen Prozessor IMHO schon unterstützen. Man stelle sich vor, ein Desktop 2 Ghz dualcore dothan mit 4MB cache und irgendwas um die 70 Watt... als i-tüpfelchen dann vielleicht noch einen quad pumped bus... ^3 der ließe sich dann sogar noch fein als "4Ghz" (2+2) Prozessor vermarkten. Auf der anderen Seite könnte wiederum genau das gegenteil der Fall sein, nämlich das der Smithfield nichts anderes als die reinkarnation des Tejas als dualcore CPU ist (und das ist wohl warscheinlicher). In dem Fall frage ich mich aber ernsthaft, wie Intel die verlustleistung in den Griff bekommen will - der 65nm Prozess ist ja noch in weiter ferne und wird nun verständlicherweise erst auf Kosten der low-cost celerons ausprobiert, bevor auch die high-end cpus umgestellt werden. Ein Vorteil des Netburst-Smithfield wäre dafür die Kombi aus Hyperthreading + Dualcore: 4 Threads parallel (bei einem SMP Xeon sogar 8 ) - g0t multitasking performance?
Bearbeitet von moep am 17.08.2004, 10:19
|
SYSMATRIX
Legend Legend
|
warum sollte intel die power nicht in den griff bekommen? die neuen prescott sind 7 layer bluk CMOS ~120mm², kein SOI -> da geht noch einiges! selbst die dual itanium 2 core mit 1,7 mrd transistoren werden im thermalen budget bleiben. (siehe dazu hp Naffziger paper und IPF: on power management in future IPF processors.) It says a straight forward shrink of I2 for a dualie CMP 90 nm chip is 3x over power budget. The rest of the paper lists and describes the techniques used to bring power down 3x to the desired power budget (which seems to be in the 100 W range).
|
moep
OC Addicted
|
warum sollte intel die power nicht in den griff bekommen?
die neuen prescott sind 7 layer bulk CMOS ~120mm², kein SOI -> da geht noch einiges Mit den feinheiten des fertigungsprozesses kenne ich mich nicht wirklich aus, darum: Was heisst das für einen Normalsterblichen?
|
manalishi
tl;dr
|
dass durch das kommende soi wieder einmal schöne taktsteigerungen herausschauen, bei gleicher thermischer leistung. 7 layer microstrips verbinden die transistoren.. wahrscheinlich
|
pippo
OC Addicted
|
Naja, SOI ist aber nicht gerade dafür bekannt, dass sich damit der Takt steigern lässt. Es hat sogar einen negativen Einflusß auf Taktsteigerungen. Das ist auch ein Mitgrund, warum Intel es nicht verwendet.
Intel müsste dann ausserdem SSDOI verwenden, und das hat im Moment nichtmal IBM 100% im Griff. Man könnte jetz noch auf eine 8/9 LayerCPU umsteigen, aber ob das soviel bringt? Mit Sicherheit nicht genug, um Netburst DualCore zu spendieren.
|
SYSMATRIX
Legend Legend
|
Naja, SOI ist aber nicht gerade dafür bekannt, dass sich damit der Takt steigern lässt. Es hat sogar einen negativen Einflusß auf Taktsteigerungen. Das ist auch ein Mitgrund, warum Intel es nicht verwendet. SOI ermöglicht: - niedrigere betriebsspannung da die threshold spannung (Vt) gesenkt werden kann ohne den leckstrom zu erhöhen.
- die lastkapazität und raumladungskapazität ist geringer (Cj und Cl sind deutlich kleiner)
- high speed, lower power.
- kleinere Cj bringt weniger pathloss während high-speed operation, besseres übertragungsverhalten.
- es werden sehr hochohmige wafer verwendet
- durch das substrat gibt es weniger XT
- es kann zu keinem latching kommen wegen der total isolierten struktur
- alpha strahlung (hint: soft-errors) wird von der SOI schicht besser reflektiert
herst peppo, du fällst mir immer wieder auf die übelste art und weise auf. diese behauptung "Naja, SOI ist aber nicht gerade dafür bekannt, dass sich damit der Takt steigern lässt" - SCHWACHFUG! siehe diagramm oben. also das erklärst du mir bitte wieso ein SOI CMOS device weniger takt verträgt als das bluk CMOS counterpart. Quelle: SOI-CMOS Device Technology - Yasuhiro FUKUDA* et al Prescott und Nocona sind 7 Layer bluk CMOS chips mit 112mm² die fläche -> A64 sind 9 layer SOI CMOS mit 192mm² die. intel hat damit vielleicht 1/3 des herstellungspreises von AMD. sie verwenden es deshalb nicht weil sie auch ohne SOI ihre thermal, clock, etc. targets erreichen. Intel müsste dann ausserdem SSDOI verwenden, und das hat im Moment nichtmal IBM 100% im Griff. strained silicon soll doch erst bei 65nm SOI verwendet werden(bei IBM)/(AMD?) Mit Sicherheit nicht genug, um Netburst DualCore zu spendieren. rechne mir das bitte vor, ich möchte wissen wie du darauf kommst.
|
pippo
OC Addicted
|
Dass sich mit SOI der Takt schlechter steigern lässt, sind offizielle Aussagen von AMD und Intel. Intel hat dies auch als offiziellen Grund angegeben.
Wann AMD SSDOI verwenden wird, steht im Moment noch nicht fest. Es gab Gerüchte, dass es schon bei den DualCores verwendet wird, aber wie es momentan aussieht, wirds wohl erst zur 65nm Produktion was. IBM verwendet schon längst SSDOI.
Was willst du von mir für ne Rechnung hören? Wenn man die thermischen Eigenschaften der CPUs von IBM und AMD mit und ohne SOI betrachtet, dann kann man ja ungefähr abschätzen, dass sich dadurch keine Wunder ermöglichen lassen, auch wenn die Architektur mitverwendet wurde. Intel wird wohl kaum so dumm sein, und seinen Kunden eine CPU mit über 150W hinzustellen
|
SYSMATRIX
Legend Legend
|
Dass sich mit SOI der Takt schlechter steigern lässt, sind offizielle Aussagen von AMD und Intel. Intel hat dies auch als offiziellen Grund angegeben. dafür will ich quellen, das ist einfach falsch. Was willst du von mir für ne Rechnung hören? Wenn man die thermischen Eigenschaften der CPUs von IBM und AMD mit und ohne SOI betrachtet, dann kann man ja ungefähr abschätzen, dass sich dadurch keine Wunder ermöglichen lassen, auch wenn die Architektur mitverwendet wurde. Intel wird wohl kaum so dumm sein, und seinen Kunden eine CPU mit über 150W hinzustellen ja ich will zumindest deine pi*daumen abschätzung.
|
pippo
OC Addicted
|
Quellen kann ich jezt keine mehr finden. AMD hat es imho damals gesagt, als der Opteron rauskam und nicht viel Potential nach oben hatte.
Dass SOI im Grunde den Takt um 25% erhöhen sollte, weiß ich auch. Ich glaub Intel und AMD haben primär gemeint, dass SOI so schwer in den Griff zu bekommen bzw. zu perfektionieren ist und deshalb nur langsam etwas voran geht. Bei AMD musste damals auch mit Hilfe von IBM die ganze Architektur umgestellt werden, damit man sie mit SOI fertigen kann.
|
SYSMATRIX
Legend Legend
|
SOI erhöht den takt nicht, es ermöglicht höheren takt mit weniger problemen. ohne quellen nutzt diese diskussion nichts, wie gesagt: es ist sicherlich falsch und eine andere behauptung ist einfach lächerlich, die einschlägige literatur (die teilweise von leuten die bei intel/hp/ibm/etc. forschen geschrieben wurde) schreibt in den papers genau das gegenteil. (quelle siehe oben)
und intel hat SOI bestens im griff, AMD auch (AMD aber nur auf 130nm) und für 65nm planen sie (AMD) AFAIK den strained silicon von IBM.
|
pippo
OC Addicted
|
Woher willst wissen, dass Intel SOI im Griff hat. Sie haben ja oft genug betont es nicht zu verwenden, da sie ja High-k haben und in ein paar Jahren auch verwenden werden. Intel würde ja dann SSDOI verwenden und das hat ja nichtmal IBM ganz im Griff. Glaub nicht, dass Intel es dann geschafft hat, zumal dazu ja nie etwas zu hören war.
AMD hat SOI auch in der 90nm Produktion im Griff, das wurde ja nun oft genug von zahlreichen Quellen bestätigt
|
SYSMATRIX
Legend Legend
|
wurde von keiner quelle bestätig, es gibt kein produktions 90nm silizium von AMD. sie haben außerdem alles um 1 jahr verschoben, sie haben 90nm sicher nicht im griff wie es jedem der nicht blind ist offensichtlich sein sollte.
|
pippo
OC Addicted
|
AMD liefert doch schon aus. Heise meldet zwar, dass dies nur auf dem Papier geschehen sei, aber ein Sprecher von AMD teilte mit, dass nächsten Monat schon erste Notebooks mit den neuen Prozessoren verfügbar sein sollen.
Ausserdem hat Jan Gütter ziemlich oft bestätigt, dass man mit der 90nm Produktion verdammt gute thermische Eigenschaften erreicht hat und mit einer deutlichen Reduzierung der Leistungsaufnahme zu rechnen ist
|
XXL
insomnia
|
Woher willst wissen, dass Intel SOI im Griff hat. Sie haben ja oft genug betont es nicht zu verwenden, da sie ja High-k haben und in ein paar Jahren auch verwenden werden. Intel würde ja dann SSDOI verwenden und das hat ja nichtmal IBM ganz im Griff. Glaub nicht, dass Intel es dann geschafft hat, zumal dazu ja nie etwas zu hören war.
AMD hat SOI auch in der 90nm Produktion im Griff, das wurde ja nun oft genug von zahlreichen Quellen bestätigt intel experiementiert schon mit grössen unter 65 nm herum zumindest hams erst a anlage eröffnet wos die wafer mit ultravioletten licht brennen (und damit noch kleiner produzieren können) ich weiss net wie gross IBM jetzt produziert aber ich glaub die sind auch erst bei 90 nm imho liegt das problem von intel dabei die schleichströme und sonstige negative auswirkungen die die kleinere produktionsgrösse haben in den griff zu bekommen nur hat des ganze nix mehr mit dem topic zu tun .. hat intel net scho länger bestätigt das sie die netburst-struktur verworfen haben? klingt irgendwie danach das sie für nächstes was anderes machen ... dual core wär sicher gut nur hat das ganze marketing-technisch keine zukunft (siehe ht ... das wird bei keinem bench berücksichtigt weils ja net wirklich die performance steigert, aber im "normalen" betrieb viele vorteile hat
|
condor
out of my way
|
dual core wär sicher gut nur hat das ganze marketing-technisch keine zukunft (siehe ht ... das wird bei keinem bench berücksichtigt weils ja net wirklich die performance steigert, aber im "normalen" betrieb viele vorteile hat "zwei cpu's in einem" <- marketingtechnisch sogar sehr wirksam imho... die breite, naive masse lässt sich davon sicherlich beeindrucken, und freaks die sich auf benches stürzen sollten den vorteil von dualcore selber erkennen was haben sie denn für alternativen? amd bringt dualcore, und intel wird es imho nicht schaffen die dothan-architektur '05 auf >2,8ghz zu prügeln (auch keinen singlechip)
|