"We are back" « oc.at

L1 bzw. L2 cache

Doedel Broedel 13.11.2001 - 15:01 590 13
Posts

Doedel Broedel

Rocker
Registered: Jul 2001
Location: .de
Posts: 712
was bringt eigentlich der L1 bzw. L2 Cache??

sorry ziemliche newbie frage, aber ich wollts ma wissen:rolleyes:

bBU.CyTrobIc

#include "billrulz.h"
Avatar
Registered: Oct 2000
Location: Hamburg
Posts: 1875
hehe

prozessorinterne DRAMS die heutzutage mit gleicher cpu taktung laufen und in denen registeeinträge (ISSE blablabla) , bei verwendung gespeichert werden können, dies erhöht die geschwindigkeit, da der prozessor nicht immer auf den SD RAM warten muss, der deutlich langsamer ist, in dem prozessor internem register (stack) werden die daten nacheinander abgebaut, während der prozessor synchron neue daten aus dem SD-ram bezieht.

Level 1 chache is da hardcore cache, der im direktem zusammenhang mit den prozessorinternen stacks und sidebands arbeitet, dieser speicher ist enorm schnell, und asynchron.

der level 2 chache is nur sone art auslagerungs chache, für die anstehen daten, wie weiter oben schon beschrieben.

mfg cy

is nur ein anfang aber sonst würd ich hier so ca 200 zeilen brauchen.
Bearbeitet von bBU.CyTrobIc am 13.11.2001, 15:34

bBU.CyTrobIc

#include "billrulz.h"
Avatar
Registered: Oct 2000
Location: Hamburg
Posts: 1875
lol morgen ok :)

cy

-{humanHunter}-

Little Overclocker
Registered: Oct 2001
Location: Oberndorf/Salzbu..
Posts: 62
Is da cache net Sram??
dram is doch da vorgänger vom sdram
sram is da flipflop speicher?!
nix dram..kann a sei dassi des jetz genau verdreht hab aber i glaub des passt so das es sram sind

bBU.CyTrobIc

#include "billrulz.h"
Avatar
Registered: Oct 2000
Location: Hamburg
Posts: 1875
dram = dynamic random access memory
sram = static random access memory

nix vorläufer und nachfolger, sind 2 völlig verschiedene ram

cy

aber ich hab mich versabbelt srams sind im cache und dram im hauptspeicher, sry irren ist menschlich, der rest stimmt aber :D

Guest

Deleted User
Registered: n/a
Location:
Posts: n/a
Zitat von bBU.CyTrobIc
dram = dynamic random access memory
sram = static random access memory

nix vorläufer und nachfolger, sind 2 völlig verschiedene ram

cy

aber ich hab mich versabbelt srams sind im cache und dram im hauptspeicher, sry irren ist menschlich, der rest stimmt aber :D

modernen hauptspeicher sollte schon aus "sdram" bestehen, der die vorteile beider techniken vereint.

bBU.CyTrobIc

#include "billrulz.h"
Avatar
Registered: Oct 2000
Location: Hamburg
Posts: 1875
falsch :P

weil:

SRAM = static random access memory -> needs no refreshes
DRAM = dynamic random access memory -> needs refreshes at non specified times (asynchronous)

SDRAM = synchronous dynamic random access memory -> needs refreshes at specified times (synchronous)

...mfg cy
Bearbeitet von bBU.CyTrobIc am 14.11.2001, 16:01

Fidel

Here to stay
Registered: Jul 2000
Location: Eisenstadt
Posts: 4525
Sehr richtig sowas lernt ma in da schui:-)

-{humanHunter}-

Little Overclocker
Registered: Oct 2001
Location: Oberndorf/Salzbu..
Posts: 62
na
cache is 10000%ig kja SDram
ode rhast du jemals SDs gesehn die mit 1600 MHz laufen??
ne..SDs bestehen aus am transisto und am kondensator..dieser kondensator is winzig klein deshalb kann er die ladung nicht lange halte..und muss nei gekladen werden..je nachem ob gleaden oder nicht ist er 1 oder 0
aber in einer cpu wäre das refreshen viel zu langsam
deshalb nimmt man sram das sind flip flop schlatungen mit 4 transistoren pro bit.. dei quasi die ladung einsperren und nicht nue geladen werden müssen

bBU.CyTrobIc

#include "billrulz.h"
Avatar
Registered: Oct 2000
Location: Hamburg
Posts: 1875
wo er recht hat hat er recht ;)

mfg cy

Indigo

raub_UrhG_vergewaltiger
Avatar
Registered: Mar 2001
Location: gigritzpotschn
Posts: 6694
nona is cache SRAM... (bis ~1GHz könnte man sowas sogar mit TTL bausteinen aufbauen... (HC-serie)

bBU.CyTrobIc

#include "billrulz.h"
Avatar
Registered: Oct 2000
Location: Hamburg
Posts: 1875
n1 signatur :D

cy

Preisi

-_-
Avatar
Registered: May 2001
Location: NÖ Süd
Posts: 845
Zitat von Indigo
nona is cache SRAM... (bis ~1GHz könnte man sowas sogar mit TTL bausteinen aufbauen... (HC-serie)
dir is aber schon klar, das hc (high-speed cmos) nix mit ttl zu tun hat oder? ;)

Indigo

raub_UrhG_vergewaltiger
Avatar
Registered: Mar 2001
Location: gigritzpotschn
Posts: 6694
ahhh, stimmt, mein natürlich SN bzw. ASN serie (Schottky, Advanced Schottky).
alter, jetzt hast mich aber ganz schön gschreckt, hab gleich meine alten EDT unterlagen raussuchen müssen und schaun :p
was man mit der zeit nicht alles vergisst ;)...
Kontakt | Unser Forum | Über overclockers.at | Impressum | Datenschutz