Core i7 leidet ebenfalls unter einem TLB-Bug

puh
du hast mir echt angst gemacht

jaja fuad braucht mal wieder hits... den selben bug gibts auch in allen C2s, nur so neben bei.


Auch sollte er erwähnen, dass das in den "clarifications" steht und nicht in der "errata"

Zitat von Smut

fuad?
die meldung hat ja intel selbst rausgegeben.

Ja die errata hat intel selbst raus gegeben (so wie für jeden prozie), fudzilla hat wieder mal einen reißer drauß gemacht (ala OMFGWTFBBQ INTEL TLB BUG) und hofft jetzt drauf, dass das schön im internet kursiert und viel auf seine seite verlinkt wird. (Ist ja bald weihnachten )

btw.

aus der errata von den 45nm C2

Zitat

AW1. Clarification of TRANSLATION LOOKASIDE BUFFERS (TLBS)
Invalidation
Section 10.9 INVALIDATING THE TRANSLATION LOOKASIDE BUFFERS (TLBS)
of the Intel® 64 and IA-32 Architectures Software Developer's Manual,
Volume 3A: System Programming Guide will be modified to include the
presence of page table structure caches, such as the page directory cache,
which Intel processors implement. This information is needed to aid
operating systems in managing page table structure invalidations properly.
Intel will update the Intel® 64 and IA-32 Architectures Software Developer's
Manual, Volume 3A: System Programming Guide in the coming months. Until
that time, an application note, TLBs, Paging-Structure Caches, and Their
Invalidation (http://www.intel.com/products/proce...nuals/index.htm),
is available which provides more information on the paging structure caches
and TLB invalidation.
In rare instances, improper TLB invalidation may result in unpredictable
system behavior, such as system hangs or incorrect data. Developers of
operating systems should take this documentation into account when
designing TLB invalidation algorithms. For the processors affected, Intel has
provided a recommended update to system and BIOS vendors to incorporate
into their BIOS to resolve this issue.

http://download.intel.com/design/pr...updt/318733.pdf

und von den 65nm C2s

Zitat

AI1. Clarification of TRANSLATION LOOKASIDE BUFFERS (TLBS)
Invalidation
Section 10.9 INVALIDATING THE TRANSLATION LOOKASIDE BUFFERS (TLBS)
of the Intel® 64 and IA-32 Architectures Software Developer's Manual,
Volume 3A: System Programming Guide will be modified to include the
presence of page table structure caches, such as the page directory cache,
which Intel processors implement. This information is needed to aid
operating systems in managing page table structure invalidations properly.
Intel will update the Intel® 64 and IA-32 Architectures Software Developer's
Manual, Volume 3A: System Programming Guide in the coming months. Until
that time, an application note, TLBs, Paging-Structure Caches, and Their
Invalidation (http://www.intel.com/products/proce...nuals/index.htm),
is available which provides more information on the paging structure caches
and TLB invalidation.
In rare instances, improper TLB invalidation may result in unpredictable
system behavior, such as system hangs or incorrect data. Developers of
operating systems should take this documentation into account when
designing TLB invalidation algorithms. For the processors affected, Intel has
provided a recommended update to system and BIOS vendors to incorporate
into their BIOS to resolve this issue.

http://download.intel.com/design/pr...updt/313279.pdf

wo war die meldung vom TLB bug der C2s (hätte ja schon 2007 sein müssen)

Deshalb klick ich aus prinzip nicht mehr auf fud/inq links.

Zitat von Turrican

was ihr alle immer gegen den fuad habt.
solange das ganze per bios update behebbar ist, macht das ganze ja nichts.

Höchstwahrscheinlich wirds aber dazu genau nix geben, oder hast ein biosupdate für die 65nm core 2 zu dem thema gesehen.

Zitat von Smut

dafür gabs aber genauso ein bios update. haben wir afaik sogar mal auf oc.at diskutiert.

edit:
z.B.: http://www.heise.de/newsticker/Disk...-/meldung/91972
(ok, das update hat den microcode betroffen)

Da gings aber um spezielle errata (AI14/25/26), fuad hingegen macht aus der "Specification Clarifications" die es schon seit april 2007 gibt ein aufsehen ohne auch nur die geringste ahnung zu haben von was er da eigentlich schreibt.

Mir gehts nicht darum zu sagen, dass prozies keine fehler haben, sogar im gegenteil... aber das "bild" mäßige nivau von slochen meldungen ist einfach zum speiben.

Zitat von Hornet331

wo war die meldung vom TLB bug der C2s (hätte ja schon 2007 sein müssen)

die gabs damals eh, vorallem weil sich irgendein BSD entwickler mächtig aufgregt hat weil das ja securitytechnisch eine katastrophe ist .