VIA's Quad Band Memory

Seite 1 von 1 - Forum: Storage & Memory auf overclockers.at

URL: https://www.overclockers.at/storage-memory/vias_quad_band_memory_48952/page_1 - zur Vollversion wechseln!

JC schrieb am 20.09.2002 um 10:35

Binärmensch schrieb am 20.09.2002 um 13:51

warum so umständlich?

mit der TwinBank-technologie von nvidia kann man schon seit dem nforce doppelte speicherbandbreite genießen.. und das beste, das funktioniert mit JEDEM ddr-sdram, net nur mit irgendwelchen neuentwickelten rams (wie bei quadband) die wahrscheinlich sauviel kosten..

via go home

manalishi schrieb am 20.09.2002 um 19:09

@suka
das dualchannel ddr system wird nur vom integrierten grafikchip genutzt und bringt dem restlichen system original genau nix. außerdem funktioniert der nforceII (noch) nicht.

Römi schrieb am 20.09.2002 um 19:12

irgendwas müssen's sich ja einfallen lassen wenns was verkaufen wollen...

Fortschritt ist in dem Sektor eigentlich immer positiv sag i mal.

Binärmensch schrieb am 21.09.2002 um 18:44

"das dualchannel ddr system wird nur vom integrierten grafikchip genutzt und bringt dem restlichen system original genau nix."
- stimmt, aber mir gings net so ums nforce ansich, sondern eher um die twinbank-technologie vs. quadband..
twinbank hat (afaik) alle vorteile von quadband, jedoch keine der nachteile. (speziellen ram etc.)

"außerdem funktioniert der nforceII (noch) nicht."
- twinbank gabs auch schon bein nforce-1.

Simml schrieb am 21.09.2002 um 19:08

QBM wird genauso eine totgeburt wird wie seinerzeit die VC-SDRam

Binärmensch schrieb am 21.09.2002 um 19:16

vc-sdram?

kannst mal kurz beschreiben was das is?

Mr. Zet schrieb am 22.09.2002 um 16:00

hmm VC steht für "Virtual Channel"

was genau das aber eigentlich war hab ich nie herausgefunden :confused:

JC schrieb am 22.09.2002 um 16:11

VC-SDRAM (Virtual-Channel-SDRAM) aka VCM (Virtual Channel Memory) wurde AFAIR von NEC entwickelt. Sogenannte Channel Buffers wurden bei den Speicherchips integriert, um die Zugriffsgeschwindigkeit zu steigern. Der Zugriff auf die Speicherzellen erfolgt dabei nicht direkt sondern durch 16 Puffer. R/W-Zugriff auf diese Zwischenspeicher können also unabhängig voneinander bzw. parallel zu anderen Vorgängen ausgeführt werden. Somit sinken die Wartezeiten während der Precharge- und Refresh-Zyklen -> die Zugriffsgeschwindigkeit steigt.
Chipsätze, die mit VC-SDRAM umgehen können, können die einzelnen Channel Buffer für verschiedene Komponenten (CPU, AGP, PCI, ...) aufteilen was den Speicherzugriff wiederum beschleunigt.